(19)日本国特許庁(JP)

(12) 公開特許公報(A)

FI

(11)特許出願公開番号

特開平4-288708

(43)公開日 平成4年(1992)10月13日

(51) Int.Cl.5

識別記号

庁内整理番号

技術表示箇所

H 0 3 B 21/00

9182-5 J

28/00

B 9182-5 J

審査請求 未請求 請求項の数2(全 10 頁)

(21)出願番号

特願平3-28584

(22)出願日

平成3年(1991)2月22日

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 石▲崎▼ 泰寛

鎌倉市大船二丁目14番40号 三菱電機株式

会社生活システム研究所内

(72) 発明者 柏木 賢一

鎌倉市大船二丁目14番40号 三菱電機株式

会社生活システム研究所内


(74)代理人 弁理士 高田 守 (外1名)

(54)【発明の名称】 周波数シンセサイザー

(57)【要約】

【構成】 基準周波数発振器と波形発生データ記憶素子(ROM)からのデータに基づき信号を生成するDA変換器と、乗算器から成るシンセサイザー回路において、基準周波数発振器から同一周波数を持つ直交関係にある2信号を生成し、同時にDA変換器から指定する周波数をもつ直交関係にある2信号を生成し、異周波数で直交関係にある信号同志を乗算した2種の乗算信号を生成し合成することを特徴とする周波数シンセサイザー。

【効果】 周波数変化分をディジタル回路にて構成したので、周波数切換時間が短く、周波数安定度の高いものが得られる。



For singletoms N Grt + coscet + sink Grt = sin { Get + NG+t } = sin 2x(fe-Nf+) t

【特許請求の範囲】

【請求項1】 以下の要素を有する周波数シンセサイザ

- (a)基準周波数を発振させる基準周波数発振器、
- (b) 波形発生データに基づき指定された周波数をもつ 直交関係にある2信号を生成するDA変換手段、
- (c) 基準周波数発振器から直交関係にある2信号を生 成する位相手段、
- (d) DA変換手段及び位相手段で生成された直交関係 にある信号同志を乗算し、2種の乗算信号を生成する乗 10 算手段、
- (e) 乗算手段により生成された2種の乗算信号を合成 して合成信号を生成する合成手段。

【請求項2】 合成信号に含まれるビート成分を検出す る検出手段と、乗算信号とDA変換手段で生成された信 号と位相手段で生成された信号とのうち、少なくともい ずれかひとつの振巾を制御する振巾制御手段を備えたこ とを特徴とする請求項1記載の周波数シンセサイザー。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、周波数シンセサイザ ーに関するものであり、特に、周波数シンセサイザー回 路の切換動作を高速化するための回路構成に関するもの である。

[0002]

【従来の技術】図5は例えば特開平1-265616号 公報に示された従来のPLLシンセサイザー発振器の高 速立上げ装置を示すプロック図であり、図において1は 基準周波数発振器、2は、位相比較器で、基準周波数発 振器1と分周器5に接続されている。3は、位相比較器 2の出力に接続されているフイルター回路で抵抗器3 1、32、コンデンサー33で構成されている。4は電 圧制御発振器であってフイルター回路3と分周器5に接 続されている。5は分周器で、電圧制御発振器4の発振 信号の周波数を周波数設定データに従い分周する。6は DA変換器で周波数設定データに従い電圧を発生させ る。12はSW (開閉器) で、切替信号により、フィル ター回路3を構成しているコンデンサー33をDA変換 器6の出力に接続したり、フィルター回路3を構成する 抵抗器32に接続する。また、31、32はフイルター 回路3を構成する抵抗器、33はフイルター回路3を構 成するコンデンサーである。

【0003】次に動作について説明する。定常動作時に は、位相比較器2は、基準周波数発振器1の出力信号 と、電圧制御発振器4の出力信号を分周した、分周器5 の出力信号との位相差を比較し、誤差をパルス巾変調信 号等で出力する。例えば位相がすすんでいる部分ではH レベル (Vccレベル) のパルス、位相が遅れている部 分ではLレベル(GNDレベル)のパルス、一致してい る部分はOpen(ハイインピーダンス)の信号とする 50 (d)DA変換手段及び位相手段で生成された直交関係

ことができる。従って、位相比較器2の出力信号はフィ ルター回路3の抵抗器31、32、コンデンサー33で 積分され直流を含む低域成分になる。低域信号となった 誤差は電圧制御発振器4に加えられるので、負帰還動作 により位相差を減少させる。このような負帰還動作によ って最終目的には電圧制御発振器4の出力信号の周波数 foは、基準周波数発振器1の信号周波数frに位相同 期するため、分周比をNとするとfo=N・frとな

【0004】さて、ここで、出力周波数foを変化させ るために、分周比Nを変化させる場合について説明す る。変化させる前の電圧制御発振器4の印加電圧をE1 とし、変化後に定常となる印加電圧をE2とすると、こ の回路は、変化させる前の電圧制御発振器4の印加電圧 E1と、変化後に定常となる印加電圧E2の電圧差を補 正するように帰還動作するが、フイルター回路3の時定 数が大きいと、コンデンサー33への充放電に時間がか かり、切換時間が増大する。そこで、切換え時に、DA 変換器6によって、切換後に必要となるE2を造り、前 もってSW12でコンデンサー33に充放電してから、 コンデンサー33を帰還回路に接続して定常値E2にな るまでの時間を短縮する。

[0005]

【発明が解決しようとする課題】従来の周波数シンセサ イザーは、以上のように、コンデンサー1個からなる単 純なフイルター回路を採用しており、分周比Nの切換時 に、コンデンサーを帰還回路から切離す。そして、DA 変換器6でコンデンサーを充放電している時間は、コン デンサーなしの帰還回路により位相比較器2のパルス状 の誤差信号が電圧制御発振器へ加えられるので、切換前 の定常印加電圧がこわされ異常電圧になってしまう。

【0006】そして、コンデンサーをこの帰還回路に接 続すると、この異常電圧のために異常電圧から切換後の 定常印加電圧への充放電となり、切換時間の改善が不安 定となったり、PLL帰還ループの安定条件がコンデン サーを切離すことによって大きく変化し、異常発振しや すくなるなどの問題点があった。

【0007】この発明は、上記のような問題点を解決す るためになされたもので、切換え時間を短縮できる周波 数シンセサイザーを得ることを目的とする。

【課題を解決するための手段】請求項1に記載した第1 の発明にかかる周波数シンセサイザーは以下の要素を有 するものである。

- (a) 基準周波数を発振させる基準周波数発振器、
- (b) 波形発生データに基づき指定された周波数をもつ 直交関係にある2信号を生成するDA変換手段、
- (c) 基準周波数発振器から直交関係にある2信号を生 成する位相手段、

にある信号同志を乗算し、2種の乗算信号を生成する乗 算手段、

(e) 乗算手段により生成された2種の乗算信号を合成 して合成信号を生成する合成手段。

【0009】請求項2に記載した第2の発明にかかる周 波数シンセサイザーは、請求項1記載の周波数シンセサ イザーにおいて、合成信号に含まれるピート成分を検出 する検出手段と、乗算信号の振巾とDA変換手段で生成 された信号の振巾と位相手段で生成された信号の振巾と のうち少なくともいずれかひとつを制御する振巾制御手 段を備えたものである。

[0010]

【作用】第1の発明に係る周波数シンセサイザーは、位 相手段により、基準周波数発振器からsin波信号とc os波信号をつくる。また、DA変換手段は、波形発生 データとDA変換器により指定された周波数成分をもつ sin波信号とcos波信号をつくり、乗算手段は、そ れぞれsin、cosの組合わせでsin波信号とco s波信号を乗算して乗算信号を生成し、合成手段は、各 々の乗算信号を加算する。

【0011】また、第2の発明に係る周波数シンセサイ ザーは、検出手段により合成信号に含まれるピート成分 を検出し、振巾制御手段は、その検出状態に応じて、少 なくとも、乗算信号の振巾と、DA変換手段で生成され た信号の振巾と、位相手段で生成された信号の振巾との うち、いずれかひとつを制御することにより振巾を等し くして、位相手段や乗算手段等の回路から生じるロスを 調整する。

[0012]

ついて説明する。図1において、1は基準周波数発振 器、6は波形発生データから目的の周波数をもつ信号を 作り出すためのDA変換器、101は波形発生データを 記憶しているROM、102、103はDA変換器6か らの高調波を除去するBPF(バンドパスフィルタ、以 下BPFという)、104は基準周波数発振器1からの 信号をπ/2位相をシフトさせる位相器、105、10 6は基準周波数信号とDA変換器6でつくられた信号と を乗算する乗算器、107は各乗算信号を合成するため の加算器、108は乗算された合成信号から高調波成分 を除去するBPFである。

【0013】次に、動作について説明する。まず、位相 手段の動作について説明する。 基準周波数発振器 1 の発 振周波数をωο (fo) とし、基準周波数発振器1の出 力信号は、

Eos=Asinωo t (Aは信号の振巾)

とする。基準周波数発振器1の出力信号 Eos=Asi nωo t を入力する位相器 104 は、基準周波数発振 器1からの信号をπ/2位相をシフトさせるで、この位 相器104の出力信号は、

Eoc=Acosωo t (Aは信号の振巾) と表現できる。

【0014】次に、DA変換手段の動作について説明す る。ROM101とDA変換器6には、周波数を変更す るための波形発生データ(以下、チャネルデータあるい はCHデータともいう) が入力される。ROM101は この波形発生データを記憶する。ROM101とDA変 換器6は、この波形発生データにもとづき指定された周 波数をもつ直交する2つの信号を発生する。ROM10 1とDA変換器6でつくられる信号の周波数をNωΓ (Nfr) とし、これらの2つの信号をそれぞれErsと Ercとすると、BPF1 (102) の出力信号は、

Ers=KsinNwr t

Kは信号の振巾

ωr (fr) はCH間周波数.

NはCHデータで指定された任意のチャネル(CH)を 決定する定数と表現でき、BPF2(103)の出力信 号は、

Erc=KcosNwr t

20 Kは信号の振巾

ωr (fr) はCH間周波数

NはCHデータで指定された任意のチャネル(CH)を 決定する定数と表現できる。

【0015】次に、乗算手段について説明する。乗算器 105には、位相手段で生成されたEocと、DA変換手 段で生成されたErsが印加され、乗算器105により乗 算された出力信号を乗算信号E1とすると、

E1=AKcosωo t·sinNωr t

となり、乗算器106には、同様に、EosとErcが印加 【実施例】実施例 1.以下、この発明の一実施例を図に 30 されるから乗算された出力信号を乗算信号 E 2 とする ٤.

E2=AKsinwo t · cosNwr t

となる。ここで、A、Kは信号の振巾、ωr (fr)は CHデータで指定された間周波数、Nは任意のチャネル (CH) を決定する定数である。

【0016】次に、合成手段について説明する。加算器 108には、乗算手段で生成された乗算信号E1とE2 が入力されることになる。この加算器で合成された信号 を合成信号Eとすると、

E = E1 + E2

=AK (sinωo tcosNωr t+cosωo ts inNort)

 $=AKsin(\omega o + N\omega r)t$

このように、合成信号は、周波数ωο +ΝωΓ を持つ信 号になり、CHデータによりNを決定すると任意の周波 数 ω o + N ω r が決定できることになる。ここで、出力 信号をFoとし、AK=1とすると、

 $F_0 = E = E_1 + E_2$

 $50 = \sin \omega 0 \cos N \omega t + \cos \omega 0 \cos N N$

5

ωr t = s i n (ωο t + Nωr t) = s i n 2 π (fo + N fr) t となる。

【0017】実施例2.次に、図2を用いて、この発明の他の実施例を説明する。図2において、図1と同一符号のものは同一あるいは相当部分を示し、ここでは説明を省略する。図において、109はBPF108の出力信号に含まれるピート成分をとり出す検波器、110は基準周波数発振器1から作られたcos波信号との乗算 10信号の振巾を制御するPGC(プログラマブル・ゲイン・コントロール:可変利得制御器)、111はBPF109の出力信号に含まれるピート信号とDA変換器6からつくられたsin波信号とを比較する排他的論理素子(EXOR)で、カウンタ114のデータの変化方向を決定している。112は、BPF108の出力信号に含まれるピート成分の振巾を判定する比較器で、ピート成分の振巾があるレベル以下になるとLレベルを出力す*

*る。113は論理積素子であって、比較器112の出力が、Hレベルの間、パルスをカウンタ114に加える。カウンタ114は出力をPGC110へ送出する。また、図3は、検出手段及び振巾制御手段の動作を説明するための図であり、以下、図2と図3を用いて、利得を制御する動作を説明する。

【0018】 実施例1で示した、周波数を決定するアルゴリズムには、PLL回路のように時定数回路やループがないので瞬時に目的の周波数を持つチャネル (CH) に切換えられる。しかし、実際には、乗算器の利得、位相器のロスの考慮が必要であり、実施例2では、乗算器の利得、位相器のロス等の回路影響分を考慮した場合を説明する。

【0019】まず、この実施例2における乗算手段と合成手段の動作について、実施例1と異なるところを説明する。PGC110の利得をnとし、この回路影響分を α とし、加算器107から出力される合成信号をE0とすると、

 $Eo = AKsin\omega o tcosN\omega r t +$

n·αΑΚοοςωο tsinNωr t

 $=AKsin(\omega_0 + N\omega_I)t+$

AK $(n\alpha-1)$ coswo tsinNwr t

となる。

【0020】次に、検出手段について説明する。検波器109には、合成信号Eoが入力され、検波器109がその信号からビート成分を検出する(図3のS109)ことから、その出力にはビート成分

 $\{AK(n\alpha-1)/2\}$ s i n N ω r t が生じる。

【0021】次に、振巾制御手段について説明する。ま 30 ず、排他的論理和素子111では、BFP2(102)からのErs=KsinN ω r t とピート成分 {AK(n α -1)/2}・sinN ω r t 入力されて両者が比較され、同相の時は"L"、逆相の時"H"の出力をカウンタ114へ出す(S111)。

【0022】また、検出されたピート成分の振巾 $\{AK(n\alpha-1)/2\}$ は比較器112に入力される。そして、ピート成分の振巾 $\{AK(n\alpha-1)/2\}$ は、比較器112で所定の設定レベルと比較される。ピート成分の振巾 $\{AK(n\alpha-1)/2\}$ が比較器112で比 40 較され、その結果、所定の設定レベル以下である場合は、"L"レベルを出力する。反対に、所定の設定レベル以上である場合は、"H"レベルを出力する(S112uまたはS112d)。

【0023】もし、比較器112で設定レベル以上と判定され、比較器112の出力が"H"レベルを出すと、カウンタ114には論理積素子113を介してクロック(CLK)が送られる。ここで、カウンタ114は、排他的論理和素子111からの出力が逆相の時("H"の時)、カウント値を増大させる(S114u)。反対 50

に、同相の時 ("L"の時) には、カウント値を減少させる (S114d)。 PGC110は、カウント値の増減により利得nを増減する (S110uまたはS110d)。

[0024] 以上のことから、乗算信号E1=AKcosωotsinNωrtの振巾が大きい時、すなわち、 $\alpha>1$ でPGC110の利得n=1の時は、($n\alpha-1$)>0であるから同相になり、排他的論理和素子11は"L"レベルを出し(S111)、カウンタ114はデータを利得減少の方向のダウン方向を指示する(S114d)。そして、 $\alpha<1$ では、乗算信号E1=AKcosωotsinNωrtの振巾が小さい時であり、逆相になり、排他的論理和素子111は"H"レベルを出し(S111)、カウンタ114はデータを利得減少の方向のアップ方向を指示する(S114u)。

【0025】以上のように、実施例2では、PGC110を設けて乗算信号E1の振巾を調整することにより、乗算器の利得や位相器のロス等の回路影響分を考慮した場合を説明した。

【0026】実施例3. なお、上記実施例では、DA変換器 6 から同時にsin 波信号とcos 波信号をつくったが、90° 位相器を設け、sin 波信号からcos 波信号をつくり出してもよい。

【0027】実施例4.上記実施例では、DA変換器6からつくり出す信号の周波数が固定周波数となっているが、FM変調信号等の変調信号であってもよく、チャネル切換え(CH切換え)と変調の同時動作が実現できる

-48-

7

【0028】実施例5. 上記実施例では、PGC110をE1=AKcosωo t・sinNωr tなる乗算信号の振巾を変化させるように配置したが、E2=AKsinωo t・cosNωr tなる乗算信号の振巾を、変化させるように配置してもよく、更に、Ers=lcsinNωr t又はErc=KcosNωr t、Eos=Asinωo t、Eoc=Acosωo tなる信号の振巾を変化させるように配置してもよい。

【0029】実施例6.上記実施例では、PGC110 を設けて乗算信号振巾を調整しているが、図4のように 10 Ers、Erc信号を作り出すDA変換器6へのデータをシフトレジスタ201を設けることにより、カウント値と利得変化方向値により調整してErs又はErcの振巾を調整しても同様の効果を奏する。

[0030]

【発明の効果】以上のように、この発明によれば、周波数変化分をディジタル回路にて構成したので、周波数切換時間が短く、周波数安定度の高いものが得られる。 又、高周波乗算器以外は、ディジタル回路で構成できるので I C 化がしやすいため安価に作ることができる。

【図面の簡単な説明】

【図1】第1の発明の一実施例による周波数シンセサイザーのブロック図。

[図2] 第2の発明の一実施例による周波数シンセサイザーのブロック図。


【図3】第2の発明の動作を説明するための利得制御ループのフローチャート図。

【図4】第2の発明の他の実施例による周波数シンセサイザーのブロック図。

【図5】従来の周波数シンセサイザーのブロック図。 【符号の説明】


- 1 基準周波数発振器
- 6 DA変換器
- 101 波形発生データ記憶素子 (ROM)
- 104 位相器
 - 105 乗算器
 - 106 乗算器
 - 107 加算器
 - 109 検波器
 - 110 プログラマブル・ゲイン・コントロール (PGC)
 - 111 排他的論理素子
 - 112 比較器
 - 113 論理積素子
- 20 114 カウンタ
 - E 1 乗算信号
 - E 2 乗算信号
 - E 合成信号
 - Eo 合成信号


【図1】



Fo = $\sin \omega \circ t \cdot \cos N \omega r t + \cos \omega \circ t \cdot \sin N \omega r t$ = $\sin \left\{ \omega \circ t + N \omega r t \right\} = \sin 2\pi (f_0 + N f_T) t$


[図2]





利得制御ループ。

【図4】



[図5]

